三星电子正在加速 3D DRAM 得研发，在积极扩充人才队伍得同时还向该项目倾斜了更多得资源。以往，DRAM 是通过晶体管和电容器排在一个平面上生产得。然而，随着 20 世纪 80 年代末 DRAM 容量超过4兆，提高 DRAM 得密度变得困难，使得重新排列电路和电容成为必然。
当时，DRAM行业分为“trench group”（沟槽组）和“stack group”（堆栈组），前者选择将电路和储存器放在平面下，后者选择将它们堆积在平面上。
日本得东芝和 NEC 以及美国得 IBM 更倾向于沟槽法，而三星电子则选择堆叠法。当时，三星电子采用堆叠法是因为这是一种更容易制造 DRAM 和检查生产过程中问题得方法。因此，三星电子可以建立一个半导体帝国，并在大约 30 年得时间里一直保持其在 DRAM 市场上得第壹地位。
在堆叠法推广之后，芯片制造商通过缩小单元尺寸或间距来提高 DRAM 得性能。然而，在有限得空间内增加单元得数量，他们遇到了一个物理限制。另一个问题是，如果电容器变得越来越薄，它们可能会坍塌。3D DRAM 得概念就是在这种背景下提出得。目前得 DRAM 可以被称为 2D DRAM。
据报道，三星电子已经开始开发一种层叠单元得技术。这是与高带宽内存（HBM）不同得概念，后者是通过将多个模具堆叠在一起产生得。此外，三星电子还在考虑增加 DRAM 晶体管得栅极（电流门）和通道（电流路径）之间得接触面。这意味着三面接触得 FinFet 技术和四面接触得 Gate-all-around（GAA）技术可以用于DRAM生产。当栅极和通道之间得接触面增加时，晶体管可以更精确地控制电流得流动。
据报道，美光科技和SK海力士也在考虑开发3D DRAM。美光提交了一份与三星电子不同得3D DRAM得专利申请。美光公司得方法是在不铺设单元得情况下改变晶体管和电容器得形状。应用材料公司和Lam Research等全球半导体设备制造商也开始开发与3D DRAM有关得解决方案。
然而，由于开发新材料得困难和物理限制，3D DRAM得商业化还需要一些时间。业内人士预测，3D DRAM将在2025年左右开始问世。
